Scientific direction Development of key enabling technologies
Transfer of knowledge to industry

Programme de stages

Mise au point d’un procédé de transfert de circuits sur un substrat flexible.

DTSI/SSURF/LSJ

Matériaux - Matériaux

Grenoble

Région Rhône-Alpes (38)

6 mois

Ingénieur/Master

3361164

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : pierre.montmeat@cea.fr

Depuis une vingtaine d'année, l'électronique sur support souple connait un essor remarquable. Les applications sont variées : photovoltaïque, diodes organiques, capteurs biologiques pour les mesures in vivo, etc…Bien souvent, les dispositifs électroniques sur substrat souple de type organique sont construits pas à pas à partir du substrat flexible. Dans le cadre du stage, le CEA - LETI souhaite explorer une voie différente. Il s'agit de transférer le circuit actif déjà réalisé en technologie semi-conducteur classique (type CMOS silicium) sur le substrat flexible. Le stage va consister à mettre au point un procédé de transfert de film fin inorganique de quelques centaines de nanomètres sur un substrat souple organique. Dans un premier temps, on verra dans quelles mesures il est possible de transférer un film fin de silicium sans circuit actif sur un adhésif polymère. Le stagiaire devra mettre en œuvre des techniques de collage polymère ou moléculaire de façon à réaliser les étapes d'amincissement puis les transferts successifs des films fins. La sélection du matériau receveur (l'adhésif polymère) fera l'objet d'une attention particulière : on évaluera différents types de polymères en fonction de leurs propriétés d'élasticité et d'adhérence notamment. Un travail important de caractérisation des matériaux est également à envisager : morphologie, imagerie IR ou acoustique, DRX et XPS. Les travaux seront réalisés dans le cadre de la salle blanche du CEA-LETI.Le stage requiert des compétences en matériaux, procédés ou physico-chimie.

Développement de solutions de nettoyage après aplanissement mécano-chimique pour composants de microélectronique avancé

DTSI/SSURF/LSJ

Matériaux - Matériaux

Grenoble

Région Rhône-Alpes (38)

6 mois

Ingénieur/Master

3361163

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : cedric.perrot@cea.fr

Cadre de la collaboration et contexte :En créant l'innovation et en la transférant vers l'industrie, le Leti est un pont entre la recherche et la production des nanotechnologies. Ses 8,500m² de salle blanche de dernière génération permettent le traitement de plaquettes de 200 et 300mm pour développer des solutions en nanoélectronique pour des applications allant du spatial aux objets communicants. Dans ce contexte, un des principaux axes de recherche sur lequel se concentre le Leti est la réduction de la taille des composants tout en augmentant les fonctionnalités et les performances. Dans cette approche, un procédé critique est l'aplanissement mécano-chimique (CMP). Afin de développer des procédés CMP performants pour les technologies avancées, une attention particulière doit être accordée au nettoyage post-CMP. Dans ce cadre, un équipement industriel de polissage de dernière génération vient d'être installé dans la salle blanche du Leti avec un nouveau module de nettoyage. Travail demandé :Le stage a pour objectif d'étudier l'impact des paramètres du procédé de nettoyage sur la qualité des surfaces aplanies et de mettre en évidence les mécanismes d'interaction entre les défauts de polissage et les surfaces des matériaux étudiés.Durant le stage, l'étudiant sera formé sur l'équipement de polissage et aux différents procédés CMP. Il sera amené à :· Effectuer des études comparatives de solutions chimiques de nettoyage pour la préparation de surface avant collage direct associé à des technologies d'empilement de composant.· Optimiser les paramètres procédés du nouvel équipement de polissage ainsi que ses nouveaux modules de nettoyage. Le travail s'effectuera sur des composants industriels. Le candidat devra avoir une formation orientée matériaux et sera amené à collaborer avec du personnel de différents groupes.

Tomographie électronique analytique à l’échelle nanométrique, application aux micro et nanotechnologies

LETI/DTSI/SCMC

Matériaux - Sciences et technologie des matériaux

Grenoble

Région Rhône-Alpes (38)

6 mois

Ingénieur/Master

3361162

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : zineb.saghi@cea.fr

Cadre de la collaboration et contexte :Au sein de CEA-Tech, la Direction de la recherche technologique du CEA, l'Institut LETI créé de l'innovation et la transfère à l'industrie ; il fait ainsi le lien entre la recherche fondamentale et la production de micro et nanotechnologies dans le but d'améliorer la qualité de vie de chacun. Fort d'un portefeuille de 2.800 brevets, le Leti façonne des solutions avancées pour améliorer la compétitivité de ses partenaires industriels: grands groupes, PME ou startups. A ce jour, 54 startups ont été créées. Ses 8,500m² de salle blanche de dernière génération permettent le traitement de plaquettes de 200 et 300mm pour développer des solutions en micro et nanoélectronique pour des applications allant du spatial aux objets communicants. Localisé à Grenoble en Isère, le Leti compte plus de 1 800 chercheurs et a des bureaux dans la Silicon Valley (US) et à Tokyo (JP). Dans ce cadre, l'équipe LETI de la plateforme de nanocaractérisation (PFNC) a pour vocation de développer de nouvelles techniques de caractérisation et de réaliser les caractérisations nécessaires à l'avancement des programmes du LETI et de ses partenaires. Une des techniques phares dont dispose la PFNC est la microscopie électronique en transmission (TEM), seule technique permettant d'observer les nanomatériaux et composants jusqu'à l'échelle atomique. La mise en service récente du microscope Titan Themis de FEI, aux performances analytiques à l'état de l'art mondial, permet aujourd'hui d'envisager l'analyse chimique en 3 dimensions à l'échelle nanométrique.Travail demandé (13 lignes maximum):L'information « chimique » en 3 dimensions est obtenue en faisant tourner un échantillon, préparé grâce à un faisceau d'ions focalisés sous la forme d'une aiguille de quelques dizaines de nm de diamètre, sous le faisceau d'électrons du TEM et en recueillant le signal EDX ou EELS pour chaque pixel de la zone balayée : il est alors possible de reconstruire le volume analysé en 3 dimensions.De premiers essais de tomographie analytique prometteurs ont été obtenus "manuellement", l'objectif consiste maintenant en la programmation du microscope pour l'automatisation de l'acquisition de séries tiltées de cartographies chimiques. Le traitement informatique plus systématique de ces importants volumes de données sera abordée en deuxième partie de stage en s'appuyant sur les travaux des thèses en tomographie électronique en mode imagerie déjà effectuées sur la PFNC.

Passivation d'interface de GaN pour application puissance et optique

DTSI/SDEP/LDJ

Matériaux - Matériaux

Grenoble

Région Rhône-Alpes (38)

6 mois

Ingénieur/Master

3361161

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : helen.grampeix@cea.fr

Le CEA-LETI travaille actuellement sur des dispositifs électroniques de puissance utilisés notamment dans les véhicules électriques. Les transistors à base de GaN doivent supporter de fortes tensions ainsi que des températures élevées, et fonctionner sans générer de courants de fuite parasites. Les couches de passivation requises pour isoler électriquement le GaN deviennent ainsi particulièrement critiques. L'état de l'art actuel privilégie le dépôt d'alumine Al2O3 par ALD (Atomic Layer Deposition), mais les traitements thermiques ultérieurs de la couche sont susceptibles d'amener des interactions avec le GaN et ainsi de modifier ou dégrader les propriétés électriques de l'interface isolant semi-conducteur. L'objectif de ce stage est d'optimiser les conditions de dépôt de couches d'isolation alternatives, comme des matériaux à base de SiO2 ou SiN déposés par voie PEALD, 1) Ce travail propose de faire dans un premier temps notre propre expertise de l'effet des différents procédés de dépôt d'alumine et de traitement thermique sur l'évolution de l'interface GaN/Alumine et de le comparer à de nouveaux procédés introduisant des passivations PEALD de type SiO2 puis SiN. 2) Les travaux seront couplés principalement avec des études de type XPS des interfaces (voire SIMS et TEM) en relation avec les équipes concernées, afin de caractériser le comportement physicochimique des surfaces de GaN en présence de ces passivations et recuits (formation ou non d'oxyde de gallium, silicates, diffusion d'espèces). 3) Les variantes significatives seront sélectionnées pour intégration sur lots électriques qui permettront de valider la qualité électrique des interfaces ainsi réalisés (notamment en termes de pièges électriquement actifs à l'interface, et le cas échéant, d'améliorer les procédés en vue de la réduction de la densité de ces pièges)

Étude et comparaison de mécanismes de tolérance aux fautes pour une architecture multiprocesseur/multicoeur

LIST/DACLE/SCSN/LCE

Electronique - Electricité - Electronique numérique

Saclay

Région parisienne (91)

6 mois

Ingénieur/Master

3361158

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : thomas.peyret@cea.fr

Le Commissariat à l'Energie Atomique et aux Energies Alternatives (CEA) est un acteur majeur en matière de recherche, de développement et d'innovation. Cet organisme de recherche technologique intervient dans trois grands domaines : l'énergie, les technologies pour l'information et la santé et la défense. Reconnu comme un expert dans ses domaines de compétences, le CEA est pleinement inséré dans l'espace européen de la recherche et exerce une présence croissante au niveau international. Situé en île de France sud (Saclay), le Laboratoire d'Intégration des Systèmes et des Technologies (LIST) a notamment pour mission de contribuer au transfert de technologies et de favoriser l'innovation dans le domaine des systèmes de calcul parallèles.Avec la miniaturisation des technologies de réalisation et l'augmentation du nombre de transistors, les circuits numériques sont de plus en plus sujets à l'apparition de fautes. Elles peuvent être dues au procédé de fabrication, provenir de l'environnement (par exemple les rayonnements neutroniques/gamma, mais aussi des rayonnements cosmiques, la chaleur, ...) ou bien de l'utilisation même du circuit (vieillissement, électro-migration,…). Ces fautes peuvent entrainer des résultats erronés qui, selon le contexte d'utilisation, peuvent avoir des conséquences plus ou moins importantes. La tolérance aux fautes n'a d'abord concerné que quelques niches d'utilisation comme le spatial ou le militaire. Cependant, avec la démocratisation de l'utilisation des circuits numériques dans les appareils du quotidien plus ou moins critiques, la gestion des fautes est devenue nécessaire pour assurer le bon fonctionnement d'appareils (calculateurs de voiture) et/ou la qualité de service. Les technologies de fabrication permettant de se prémunir des fautes n'étant pas forcément accessibles à un coût compatible avec les contraintes produits, il est souvent nécessaire d'appliquer des méthodes logicielles et/ou architecturales pour implémenter cette tolérance. L'objectif du stage est d'implémenter et comparer au moins deux méthodes différentes de tolérance aux fautes sur une architecture multiprocesseur et multicoeur développée au laboratoire. Ces méthodes seront choisies après une prise de connaissance de l'état de l'art par le stagiaire. L'implémentation sera validée au travers de tests unitaires et de simulations au niveau RTL (en utilisant par exemple ModelSim) pouvant aller jusqu'à l'injection de fautes. Une validation sur FPGA pourra éventuellement être réalisée. Ce stage permettra au candidat d'approfondir ses connaissances sur la conception, la simulation et la validation de systèmes complexes ainsi que les langages de description d'architectures numériques haut niveau.

Évaluation des limites de la gravure humide pour la réalisation de connexions électriques micrométriques entre circuits intégrés.

DTSI/SSURF/LSJ

Chimie - Chimie-physique

Grenoble

Région Rhône-Alpes (38)

4 à 6 mois

Ingénieur/Master

3361157

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : laurence.gabette@cea.fr

Cadre de la collaboration et contexte:Au sein de CEA-Tech, la Direction de la recherche technologique du CEA, l'Institut Leti crée de l'innovation et la transfère à l'industrie : il fait ainsi le lien entre la recherche fondamentale et la production de micro et nanotechnologies. Parmi ces technologies, la technologie 3D vise à intégrer des fonctionnalités diverses sur une même puce, ce qui conduit à développer des procédés permettant aux composants d'être superposer et donc de minimiser leur encombrement. Le stage s'intéresse particulièrement à un type d'interconnexion sous forme de piliers micrométriques à base de Cuivre nommés communément Copper pillars. Leur réalisation nécessite un procédé critique de gravure en solution. Diminuer le diamètre des pillars (<10µm) tout en augmentant leur densité, n'est possible que par une optimisation du procédé isotropique de gravure par voie humide . La réalisation des travaux fera appel aux équipements industriels disponibles sur la ligne pilote du LETI et travaillant sur substrat de Si de diamètre 300mm. Travail demandé:Les objectifs de ce stage sont (i) l'optimisation du couple gravure humide / assemblage technologique et (ii) l'identification des tailles minimales de Cu Pillars atteignables. Les premiers assemblages technologiques sur plaques d'études seront réalisés en avance de phase. Ils présenteront des variations sur la composition des Piliers (assemblage Cu, Ni, Au et/ou SnAg), la taille et la densité des motifs.Le stagiaire, après s'être familiarisé avec le processus de création des interconnections, sera formé sur l'équipement industriel de gravure humide, participera à la mise en place des expériences (réflexion sur chimies à utiliser, test de prétraitement avant gravure, paramètres de procédés pertinents…), gérera les gravures et les caractérisations associées (observation au microscope optique, au microscope électronique à balayage, mesures des hauteurs et des diamètres de pillars par interférométrie optique, mesures de résistivité, pesée…). Ce travail permettra de définir et quantifier les différents paramètres impactant la réalisation des Pillars, de tenter de définir des règles de dessin, et de réfléchir à des voies d'amélioration.

148 Results found (Page 11 of 25)
first   previous  9 - 10 - 11 - 12 - 13  next   last

Voir toutes nos offres