Scientific direction Development of key enabling technologies
Transfer of knowledge to industry

Programme de stages

Electronique - Electricité >> Electronique numérique
4 proposition(s).

Modélisation et validation sur FPGA d’une architecture multiprocesseur hétérogène

DRT/LIST/DACLE/SCSN/LCE

Electronique - Electricité - Electronique numérique

Saclay

Région parisienne (91)

Ingénieur/Master

3361942

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : tanguy.sassolas@cea.fr

Le Commissariat à l'Energie Atomique et aux Energies Alternatives (CEA) est un acteur majeur en matière de recherche, de développement et d'innovation. Cet organisme de recherche technologique intervient dans trois grands domaines : l'énergie, les technologies pour l'information et la santé et la défense. Reconnu comme un expert dans ses domaines de compétences, le CEA est pleinement inséré dans l'espace européen de la recherche et exerce une présence croissante au niveau international. Situé au cœur du campus scientifique de l'université Paris-Saclay, le Laboratoire d'Intégration des Systèmes et des Technologies (LIST) a notamment pour mission de contribuer au transfert de technologies et de favoriser l'innovation dans le domaine des systèmes de calcul parallèles. Grâce à la miniaturisation des transistors, les systèmes sur puce (SoC) modernes intègrent de plus en plus de fonctionnalités au sein d'un même composant. Cette intégration augmente drastiquement la complexité des circuits et leur comportement devient de plus en plus difficile à prédire. Afin de réduire le Time to Market (TTM) des circuits modernes, et de réduire les risques lors des phases de développement matériel, des outils d'exploration architecturale et de prototypage virtuels ont vu le jour. Ces outils, principalement développés à l'aide de la librairie de simulation C++ SystemC, permettent de décrire et simuler une architecture matérielle, on parle alors de prototypes virtuels. Ainsi en faisant varier les propriétés de ces composants il est possible de déterminer les bonnes configurations d'une architecture en termes de compromis de performance, de consommation, de surface etc. Ceci permet de supprimer de multiples itérations dans les phases de développements RTL. Ces prototypes virtuels permettent également le développement logiciel bien avant la disponibilité du composant, réduisant le TTM. Au sein du Laboratoire Calcul et Environnement de conception (LCE) le candidat travaillera sur l'outil de prototypage virtuel SESAM spécifiquement conçu pour l'exploration d'architectures multiprocesseurs. En particulier, le travail consistera à (1) développer un prototype virtuel d'architecture multiprocesseur hétérogène de type ARM big-LITTLE, (2) implémenter cette architecture sur FPGA à l'aide d'outils de synthèse haut niveau (HLS) et (3) qualifier la précision du modèle. L'ensemble de ces travaux seront réalisés au sein d'une équipe projet expérimentée en conception d'architectures multiprocesseurs innovantes et en partenariat avec les équipes du département d'informatique de la Carnegie Mellon University (CMU). Investi, curieux et rigoureux, le candidat, étudiant en électronique ou informatique en dernière année de formation, devra avoir une bonne maitrise de la programmation C/C++ et d'un langage de description matériel (VHDL/Verilog). Des capacités d'adaptation et une appétence pour le travail d'équipe seront également recherchées.

Modélisation et validation sur FPGA d’une architecture multiprocesseur hétérogène

DRT/LIST/DACLE/SCSN/LCE

Electronique - Electricité - Electronique numérique

Saclay

Région parisienne (91)

Ingénieur/Master

3361941

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : tanguy.sassolas@cea.fr

Le Commissariat à l'Energie Atomique et aux Energies Alternatives (CEA) est un acteur majeur en matière de recherche, de développement et d'innovation. Cet organisme de recherche technologique intervient dans trois grands domaines : l'énergie, les technologies pour l'information et la santé et la défense. Reconnu comme un expert dans ses domaines de compétences, le CEA est pleinement inséré dans l'espace européen de la recherche et exerce une présence croissante au niveau international. Situé au cœur du campus scientifique de l'université Paris-Saclay, le Laboratoire d'Intégration des Systèmes et des Technologies (LIST) a notamment pour mission de contribuer au transfert de technologies et de favoriser l'innovation dans le domaine des systèmes de calcul parallèles. Grâce à la miniaturisation des transistors, les systèmes sur puce (SoC) modernes intègrent de plus en plus de fonctionnalités au sein d'un même composant. Cette intégration augmente drastiquement la complexité des circuits et leur comportement devient de plus en plus difficile à prédire. Afin de réduire le Time to Market (TTM) des circuits modernes, et de réduire les risques lors des phases de développement matériel, des outils d'exploration architecturale et de prototypage virtuels ont vu le jour. Ces outils, principalement développés à l'aide de la librairie de simulation C++ SystemC, permettent de décrire et simuler une architecture matérielle, on parle alors de prototypes virtuels. Ainsi en faisant varier les propriétés de ces composants il est possible de déterminer les bonnes configurations d'une architecture en termes de compromis de performance, de consommation, de surface etc. Ceci permet de supprimer de multiples itérations dans les phases de développements RTL. Ces prototypes virtuels permettent également le développement logiciel bien avant la disponibilité du composant, réduisant le TTM. Au sein du Laboratoire Calcul et Environnement de conception (LCE) le candidat travaillera sur l'outil de prototypage virtuel SESAM spécifiquement conçu pour l'exploration d'architectures multiprocesseurs. En particulier, le travail consistera à (1) développer un prototype virtuel d'architecture multiprocesseur hétérogène de type ARM big-LITTLE, (2) implémenter cette architecture sur FPGA à l'aide d'outils de synthèse haut niveau (HLS) et (3) qualifier la précision du modèle. L'ensemble de ces travaux seront réalisés au sein d'une équipe projet expérimentée en conception d'architectures multiprocesseurs innovantes et en partenariat avec les équipes du département d'informatique de la Carnegie Mellon University (CMU). Investi, curieux et rigoureux, le candidat, étudiant en électronique ou informatique en dernière année de formation, devra avoir une bonne maitrise de la programmation C/C++ et d'un langage de description matériel (VHDL/Verilog). Des capacités d'adaptation et une appétence pour le travail d'équipe seront également recherchées.

Étude et comparaison de mécanismes de tolérance aux fautes pour une architecture multiprocesseur/multicoeur

LIST/DACLE/SCSN/LCE

Electronique - Electricité - Electronique numérique

Saclay

Région parisienne (91)

6 mois

Ingénieur/Master

3361158

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : thomas.peyret@cea.fr

Le Commissariat à l'Energie Atomique et aux Energies Alternatives (CEA) est un acteur majeur en matière de recherche, de développement et d'innovation. Cet organisme de recherche technologique intervient dans trois grands domaines : l'énergie, les technologies pour l'information et la santé et la défense. Reconnu comme un expert dans ses domaines de compétences, le CEA est pleinement inséré dans l'espace européen de la recherche et exerce une présence croissante au niveau international. Situé en île de France sud (Saclay), le Laboratoire d'Intégration des Systèmes et des Technologies (LIST) a notamment pour mission de contribuer au transfert de technologies et de favoriser l'innovation dans le domaine des systèmes de calcul parallèles.Avec la miniaturisation des technologies de réalisation et l'augmentation du nombre de transistors, les circuits numériques sont de plus en plus sujets à l'apparition de fautes. Elles peuvent être dues au procédé de fabrication, provenir de l'environnement (par exemple les rayonnements neutroniques/gamma, mais aussi des rayonnements cosmiques, la chaleur, ...) ou bien de l'utilisation même du circuit (vieillissement, électro-migration,…). Ces fautes peuvent entrainer des résultats erronés qui, selon le contexte d'utilisation, peuvent avoir des conséquences plus ou moins importantes. La tolérance aux fautes n'a d'abord concerné que quelques niches d'utilisation comme le spatial ou le militaire. Cependant, avec la démocratisation de l'utilisation des circuits numériques dans les appareils du quotidien plus ou moins critiques, la gestion des fautes est devenue nécessaire pour assurer le bon fonctionnement d'appareils (calculateurs de voiture) et/ou la qualité de service. Les technologies de fabrication permettant de se prémunir des fautes n'étant pas forcément accessibles à un coût compatible avec les contraintes produits, il est souvent nécessaire d'appliquer des méthodes logicielles et/ou architecturales pour implémenter cette tolérance. L'objectif du stage est d'implémenter et comparer au moins deux méthodes différentes de tolérance aux fautes sur une architecture multiprocesseur et multicoeur développée au laboratoire. Ces méthodes seront choisies après une prise de connaissance de l'état de l'art par le stagiaire. L'implémentation sera validée au travers de tests unitaires et de simulations au niveau RTL (en utilisant par exemple ModelSim) pouvant aller jusqu'à l'injection de fautes. Une validation sur FPGA pourra éventuellement être réalisée. Ce stage permettra au candidat d'approfondir ses connaissances sur la conception, la simulation et la validation de systèmes complexes ainsi que les langages de description d'architectures numériques haut niveau.

Création d'un outil de visualisation des chronogrammes imageurs CMOS

DOPT/SLIR/LIV

- Electronique numérique

Grenoble

Région Rhône-Alpes (38)

3 mois

Technicien

101-DUT

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : nicolas.billon.pierron@cea.fr

u sein du Département Optique et PhoTonique, le Laboratoire d'Imagerie Visible développe des activités de caractérisation électro-optique de circuits imageurs CMOS. Les imageurs sont pilotés par des systèmes numériques type FPGA qui permettent la génération d'alimentations et de signaux de synchronisations. L'objectif du stage est de mettre en place un outil de visualisation de ces signaux de synchronisations dans leur ensemble pour s'assurer du bon pilotage du circuit. Le candidat doivent avoir de bonnes connaissances du logiciel d'instrumentation Labview ainsi que des connaissances en langage VHDL et en circuits numériques. Ecoles envisagées: IUT 1 Grenoble - Mesure Physique IUT Annecy mesures physiques Marseille Rouen… CONTACT : BILLON-PIERRON Nicolas 04 38 78 33 99

Voir toutes nos offres